来源：分析测试百科网

　　近日，中国科学院微电子研究所集成电路先导工艺研发中心，面向5纳米及以下节点高性能和低功耗晶体管性能需求，基于主流后高K金属栅（HKMG-last）三维FinFET器件集成技术，成功研制出高性能的负电容FinFET器件。

　　现有硅基晶体管受玻尔兹曼热力学限制，室温下亚阈值摆幅SS≥60mV/dec，阻碍了工作电压的继续降低。当集成电路技术进入5纳米及以下节点，随着集成度的持续增加，在维持器件性能的同时面临功耗急剧增加的严重挑战。先导中心研究员殷华湘团队在主流后HKMG FinFET集成工艺的基础上，通过材料工艺优化和多栅器件电容匹配设计，结合高质量低界面态的3纳米铪锆金属氧化物薄膜，研制成功性能优异的NC-FinFET器件，实现了SS和阈值电压回滞分别为34.5mV/dec和9mV的500纳米栅长NC-FinFET器件，以及SS和阈值电压回滞分别为53mV/dec和40mV的20纳米栅长NC-FinFET器件。其中，500纳米栅长NC-FinFET器件的驱动电流比常规HfO2基FinFET器件（非NC-FinFET）提升了260%且电流开关比（Ion/Ioff）大于1x106，标志着微电子所在新型NC-FinFET器件的研制方面取得新进展。

　　上述研究结果发表在国际微电子器件领域期刊IEEE Electron Device Letters（DOI: 10.1109/LED.2019.2891364）上，并迅速受到国际多家研发机构的高度关注。

　　该项集成电路先导工艺的创新研究得到国家科技重大专项02专项和国家重点研发计划等的资助。

图：（a）负电容FinFET基本结构；（b-c）三维器件沟道结构与铁电HZO膜层结构；（d-e）器件I-V与SS特性；（f）最新器件性能国际综合对比（SS与回滞电压越小越好）